path: root/arch/ia64/include/asm/sn/tioce.h

/*
 * This file is subject to the terms and conditions of the GNU General Public
 * License.  See the file "COPYING" in the main directory of this archive
 * for more details.
 *
 * Copyright (c) 2003-2005 Silicon Graphics, Inc. All rights reserved.
 */

#ifndef __ASM_IA64_SN_TIOCE_H__
#define __ASM_IA64_SN_TIOCE_H__

/* CE ASIC part & mfgr information  */
#define TIOCE_PART_NUM			0xCE00
#define TIOCE_SRC_ID			0x01
#define TIOCE_REV_A			0x1

/* CE Virtual PPB Vendor/Device IDs */
#define CE_VIRT_PPB_VENDOR_ID		0x10a9
#define CE_VIRT_PPB_DEVICE_ID		0x4002

/* CE Host Bridge Vendor/Device IDs */
#define CE_HOST_BRIDGE_VENDOR_ID	0x10a9
#define CE_HOST_BRIDGE_DEVICE_ID	0x4001


#define TIOCE_NUM_M40_ATES		4096
#define TIOCE_NUM_M3240_ATES		2048
#define TIOCE_NUM_PORTS			2

/*
 * Register layout for TIOCE.  MMR offsets are shown at the far right of the
 * structure definition.
 */
typedef volatile struct tioce {
	/*
	 * ADMIN : Administration Registers
	 */
	u64	ce_adm_id;				/* 0x000000 */
	u64	ce_pad_000008;				/* 0x000008 */
	u64	ce_adm_dyn_credit_status;		/* 0x000010 */
	u64	ce_adm_last_credit_status;		/* 0x000018 */
	u64	ce_adm_credit_limit;			/* 0x000020 */
	u64	ce_adm_force_credit;			/* 0x000028 */
	u64	ce_adm_control;				/* 0x000030 */
	u64	ce_adm_mmr_chn_timeout;			/* 0x000038 */
	u64	ce_adm_ssp_ure_timeout;			/* 0x000040 */
	u64	ce_adm_ssp_dre_timeout;			/* 0x000048 */
	u64	ce_adm_ssp_debug_sel;			/* 0x000050 */
	u64	ce_adm_int_status;			/* 0x000058 */
	u64	ce_adm_int_status_alias;		/* 0x000060 */
	u64	ce_adm_int_mask;			/* 0x000068 */
	u64	ce_adm_int_pending;			/* 0x000070 */
	u64	ce_adm_force_int;			/* 0x000078 */
	u64	ce_adm_ure_ups_buf_barrier_flush;	/* 0x000080 */
	u64	ce_adm_int_dest[15];	    /* 0x000088 -- 0x0000F8 */
	u64	ce_adm_error_summary;			/* 0x000100 */
	u64	ce_adm_error_summary_alias;		/* 0x000108 */
	u64	ce_adm_error_mask;			/* 0x000110 */
	u64	ce_adm_first_error;			/* 0x000118 */
	u64	ce_adm_error_overflow;			/* 0x000120 */
	u64	ce_adm_error_overflow_alias;		/* 0x000128 */
	u64	ce_pad_000130[2];	    /* 0x000130 -- 0x000138 */
	u64	ce_adm_tnum_error;			/* 0x000140 */
	u64	ce_adm_mmr_err_detail;			/* 0x000148 */
	u64	ce_adm_msg_sram_perr_detail;		/* 0x000150 */
	u64	ce_adm_bap_sram_perr_detail;		/* 0x000158 */
	u64	ce_adm_ce_sram_perr_detail;		/* 0x000160 */
	u64	ce_adm_ce_credit_oflow_detail;		/* 0x000168 */
	u64	ce_adm_tx_link_idle_max_timer;		/* 0x000170 */
	u64	ce_adm_pcie_debug_sel;			/* 0x000178 */
	u64	ce_pad_000180[16];	    /* 0x000180 -- 0x0001F8 */

	u64	ce_adm_pcie_debug_sel_top;		/* 0x000200 */
	u64	ce_adm_pcie_debug_lat_sel_lo_top;	/* 0x000208 */
	u64	ce_adm_pcie_debug_lat_sel_hi_top;	/* 0x000210 */
	u64	ce_adm_pcie_debug_trig_sel_top;		/* 0x000218 */
	u64	ce_adm_pcie_debug_trig_lat_sel_lo_top;	/* 0x000220 */
	u64	ce_adm_pcie_debug_trig_lat_sel_hi_top;	/* 0x000228 */
	u64	ce_adm_pcie_trig_compare_top;		/* 0x000230 */
	u64	ce_adm_pcie_trig_compare_en_top;	/* 0x000238 */
	u64	ce_adm_ssp_debug_sel_top;		/* 0x000240 */
	u64	ce_adm_ssp_debug_lat_sel_lo_top;	/* 0x000248 */
	u64	ce_adm_ssp_debug_lat_sel_hi_top;	/* 0x000250 */
	u64	ce_adm_ssp_debug_trig_sel_top;		/* 0x000258 */
	u64	ce_adm_ssp_debug_trig_lat_sel_lo_top;	/* 0x000260 */
	u64	ce_adm_ssp_debug_trig_lat_sel_hi_top;	/* 0x000268 */
	u64	ce_adm_ssp_trig_compare_top;		/* 0x000270 */
	u64	ce_adm_ssp_trig_compare_en_top;		/* 0x000278 */
	u64	ce_pad_000280[48];	    /* 0x000280 -- 0x0003F8 */

	u64	ce_adm_bap_ctrl;			/* 0x000400 */
	u64	ce_pad_000408[127];	    /* 0x000408 -- 0x0007F8 */

	u64	ce_msg_buf_data63_0[35];    /* 0x000800 -- 0x000918 */
	u64	ce_pad_000920[29];	    /* 0x000920 -- 0x0009F8 */

	u64	ce_msg_buf_data127_64[35];  /* 0x000A00 -- 0x000B18 */
	u64	ce_pad_000B20[29];	    /* 0x000B20 -- 0x000BF8 */

	u64	ce_msg_buf_parity[35];	    /* 0x000C00 -- 0x000D18 */
	u64	ce_pad_000D20[29];	    /* 0x000D20 -- 0x000DF8 */

	u64	ce_pad_000E00[576];	    /* 0x000E00 -- 0x001FF8 */

	/*
	 * LSI : LSI's PCI Express Link Registers (Link#1 and Link#2)
	 * Link#1 MMRs at start at 0x002000, Link#2 MMRs at 0x003000
	 * NOTE: the comment offsets at far right: let 'z' = {2 or 3}
	 */
	#define ce_lsi(link_num)	ce_lsi[link_num-1]
	struct ce_lsi_reg {
		u64	ce_lsi_lpu_id;			/* 0x00z000 */
		u64	ce_lsi_rst;			/* 0x00z008 */
		u64	ce_lsi_dbg_stat;		/* 0x00z010 */
		u64	ce_lsi_dbg_cfg;			/* 0x00z018 */
		u64	ce_lsi_ltssm_ctrl;		/* 0x00z020 */
		u64	ce_lsi_lk_stat;			/* 0x00z028 */
		u64	ce_pad_00z030[2];   /* 0x00z030 -- 0x00z038 */
		u64	ce_lsi_int_and_stat;		/* 0x00z040 */
		u64	ce_lsi_int_mask;		/* 0x00z048 */
		u64	ce_pad_00z050[22];  /* 0x00z050 -- 0x00z0F8 */
		u64	ce_lsi_lk_perf_cnt_sel;		/* 0x00z100 */
		u64	ce_pad_00z108;			/* 0x00z108 */
		u64	ce_lsi_lk_perf_cnt_ctrl;	/* 0x00z110 */
		u64	ce_pad_00z118;			/* 0x00z118 */
		u64	ce_lsi_lk_perf_cnt1;		/* 0x00z120 */
		u64	ce_lsi_lk_perf_cnt1_test;	/* 0x00z128 */
		u64	ce_lsi_lk_perf_cnt2;		/* 0x00z130 */
		u64	ce_lsi_lk_perf_cnt2_test;	/* 0x00z138 */
		u64	ce_pad_00z140[24];  /* 0x00z140 -- 0x00z1F8 */
		u64	ce_lsi_lk_lyr_cfg;		/* 0x00z200 */
		u64	ce_lsi_lk_lyr_status;		/* 0x00z208 */
		u64	ce_lsi_lk_lyr_int_stat;		/* 0x00z210 */
		u64	ce_lsi_lk_ly_int_stat_test;	/* 0x00z218 */
		u64	ce_lsi_lk_ly_int_stat_mask;	/* 0x00z220 */
		u64	ce_pad_00z228[3];   /* 0x00z228 -- 0x00z238 */
		u64	ce_lsi_fc_upd_ctl;		/* 0x00z240 */
		u64	ce_pad_00z248[3];   /* 0x00z248 -- 0x00z258 */
		u64	ce_lsi_flw_ctl_upd_to_timer;	/* 0x00z260 */
		u64	ce_lsi_flw_ctl_upd_timer0;	/* 0x00z268 */
		u64	ce_lsi_flw_ctl_upd_timer1;	/* 0x00z270 */
		u64	ce_pad_00z278[49];  /* 0x00z278 -- 0x00z3F8 */
		u64	ce_lsi_freq_nak_lat_thrsh;	/* 0x00z400 */
		u64	ce_lsi_ack_nak_lat_tmr;		/* 0x00z408 */
		u64	ce_lsi_rply_tmr_thr;		/* 0x00z410 */
		u64	ce_lsi_rply_tmr;		/* 0x00z418 */
		u64	ce_lsi_rply_num_stat;		/* 0x00z420 */
		u64	ce_lsi_rty_buf_max_addr;	/* 0x00z428 */
		u64	ce_lsi_rty_fifo_ptr;		/* 0x00z430 */
		u64	ce_lsi_rty_fifo_rd_wr_ptr;	/* 0x00z438 */
		u64	ce_lsi_rty_fifo_cred;		/* 0x00z440 */
		u64	ce_lsi_seq_cnt;			/* 0x00z448 */
		u64	ce_lsi_ack_sent_seq_num;	/* 0x00z450 */
		u64	ce_lsi_seq_cnt_fifo_max_addr;	/* 0x00z458 */
		u64	ce_lsi_seq_cnt_fifo_ptr;	/* 0x00z460 */
		u64	ce_lsi_seq_cnt_rd_wr_ptr;	/* 0x00z468 */
		u64	ce_lsi_tx_lk_ts_ctl;		/* 0x00z470 */
		u64	ce_pad_00z478;			/* 0x00z478 */
		u64	ce_lsi_mem_addr_ctl;		/* 0x00z480 */
		u64	ce_lsi_mem_d_ld0;		/* 0x00z488 */
		u64	ce_lsi_mem_d_ld1;		/* 0x00z490 */
		u64	ce_lsi_mem_d_ld2;		/* 0x00z498 */
		u64	ce_lsi_mem_d_ld3;		/* 0x00z4A0 */
		u64	ce_lsi_mem_d_ld4;		/* 0x00z4A8 */
		u64	ce_pad_00z4B0[2];   /* 0x00z4B0 -- 0x00z4B8 */
		u64	ce_lsi_rty_d_cnt;		/* 0x00z4C0 */
		u64	ce_lsi_seq_buf_cnt;		/* 0x00z4C8 */
		u64	ce_lsi_seq_buf_bt_d;		/* 0x00z4D0 */
		u64	ce_pad_00z4D8;			/* 0x00z4D8 */
		u64	ce_lsi_ack_lat_thr;		/* 0x00z4E0 */
		u64	ce_pad_00z4E8[3];   /* 0x00z4E8 -- 0x00z4F8 */
		u64	ce_lsi_nxt_rcv_seq_1_cntr;	/* 0x00z500 */
		u64	ce_lsi_unsp_dllp_rcvd;		/* 0x00z508 */
		u64	ce_lsi_rcv_lk_ts_ctl;		/* 0x00z510 */
		u64	ce_pad_00z518[29];  /* 0x00z518 -- 0x00z5F8 */
		u64	ce_lsi_phy_lyr_cfg;		/* 0x00z600 */
		u64	ce_pad_00z608;			/* 0x00z608 */
		u64	ce_lsi_phy_lyr_int_stat;	/* 0x00z610 */
		u64	ce_lsi_phy_lyr_int_stat_test;	/* 0x00z618 */
		u64	ce_lsi_phy_lyr_int_mask;	/* 0x00z620 */
		u64	ce_pad_00z628[11];  /* 0x00z628 -- 0x00z678 */
		u64	ce_lsi_rcv_phy_cfg;